英文课程名称：Programmable Logic Devices  课程编号：102033

授课语言：中英双语                              学分：2

总学时：34实验学时：12

大纲执笔人：  徐和根            大纲审核人：张伟

1. 课程定位和基本要求

1．课程定位：

本课程是自动化专业的一门专业选修课程。其目的和任务是让学生掌握数字集成电路的硬件描述语言建模、仿真和综合技术等，具备设计数字信号处理电路的能力；通过课程的学习了解可编程逻辑器件各系列产品的结构、功能特点，熟悉FPGA开发设计平台的使用方法，掌握利用FPGA，应用Verilog硬件描述语言来设计和验证复杂数字系统的方法，激发学生专业学习兴趣，培养学生动手实践能力和创新意识，为后续的嵌入式系统、高速通讯接口、并行计算等专业课程的学习打下良好的基础。

2．课程性质：

本课程属于专业课。

3. 课程面向专业：

电子与信息工程学院自动化专业

4．实验基本要求：

1. 掌握数字集成电路的硬件描述语言建模、仿真和综合一般步骤和方法。

2. 熟悉XILINX ISE、Vivado、Modelsim等开发工具的使用方法。

3. 掌握原理图和硬件描述语言Verilog HDL进行数字系统的设计的方法,能够在EDA工具的支持下，对Verilog HDL程序进行仿真、逻辑综合及实现

4. 能用FPGA完成一个较为复杂综合性数字系统设计，并在实验开发板上完成综合、实施、调试并演示。

5. 实验基本内容：

1. 熟悉Xilinx ISE及Vivado Design Suite的基本功能和使用方法。

2. 掌握利用原理图输入方式对数字系统进行建模并仿真，并由原理图生成元器件模块

3.  Verilog设计输入及时钟频率仿真和测试，具备进行分频器设计与仿真的能力

4. 基于FPGA的LED流水灯设计与验证，学会时序信号的生成、管脚绑定及对Artix-7系列FPGA的程序综合及加载

5. 顶层为原理图的能显示60进制减法计数器设计，学会多时钟系统、数码管显示驱动设计。

6. 时钟芯片设计/交通灯控制器设计，掌握使用状态机FSMD，完成带数据流控制的时序电路设计

二、“立德树人”教育内涵

在课程学习过程中，使学生树立正确合理使用技术服务人类社会和国家的价值观；培养学生理论联系实际知行统一的、务实地学习习惯；培养学生条理清晰，符合工程规范的严谨的工作作风。

三、学时分配

四、实验项目和主要仪器设备与器材配置

五、实验预习和实验报告的要求、考核方式

实验预习要求：对于验证性实验，根据给定框图编制程序。

对于综合性实验，根据实验要求自行设计线路、框图和程序。

实验报告要求：对于验证性实验，要求有框图、程序、注释，做思考题。

对于综合性实验，要求有框图、程序、注释，做思考题。画出实验设计线路图并分析其功能。

考核方式：采用实验联系卡，跟踪记录每位学生的实验预习，动手操作，研究能力进行成绩评定。

六、教材、实验指导书与主要参考书